Yann Lelogeais webmaster

3. - BASCULE JK MAÎTRE ESCLAVE

3. 1. - REPRÉSENTATION SYMBOLIQUE

La bascule JK MAÎTRE ESCLAVE est une autre bascule de type MAÎTRE ESCLAVE. Comme le montre la figure 29, la bascule JK possède deux entrées notées J et K alors que la bascule D MAÎTRE ESCLAVE n'en possède qu'une seule.

On retrouve l'entrée d'horloge CLOCK, les entrées de remise à 0 et de remise à 1 CLEAR et PRESET et les sorties complémentaires Q et de la bascule D MAÎTRE ESCLAVE.

3. 2. - STRUCTURE ET PRINCIPE DE FONCTIONNEMENT

La bascule JK MAÎTRE ESCLAVE est élaborée à partir d'une bascule D MAÎTRE ESCLAVE. Il suffit d'ajouter un réseau combinatoire sur l'entrée D (voir figure 30) pour obtenir la bascule JK.

En fonction de l'état des entrées J et K, la sortie S du réseau combinatoire reliée à l'entrée D de la bascule D MAÎTRE ESCLAVE présente l'un des quatre états indiqués à la figure 31-a. On est conduit à la table de vérité de la figure 31-b qui donne l'état logique de S en fonction des combinaisons possibles des états logiques des entrées J, K et Q.

Tables_de_verite_de_la_sortie_S_du_reseau_combinatoire.gif

Dressons le tableau de Karnaugh (figure 32) pour trouver l'équation la plus simple de S.

Tableau_de_Karnaugh_de_la_fonction_S(1).gif

Les deux regroupements figurant dans ce tableau permettent de trouver l'équation logique de S suivante :

S = J + Q

En utilisant des portes NAND, le circuit combinatoire suivant (figure 33) peut fournir le signal S :

Realisation_du_reseau_combinatoire_avec_des_portes_NAND.gif

3. 3. - EXAMEN DES QUATRE MODES DE FONCTIONNEMENT D'APRÈS LA TABLE DE VÉRITÉ DE LA FIGURE 31-a

Si J = 0 et K = 0, alors S = D = Q. Cela signifie que l'état logique présent en D est le même que celui de la sortie Q. Il ne peut donc y avoir de basculement au moment du front actif de l'horloge et l'état des sorties Q et reste inchangé.

Si J = 0 et K = 1, alors S = D = 0. L'état logique que mémorise la bascule JK lors du front actif de l'horloge est l'état logique 0. C'est la remise à 0 de la bascule qui s'effectue donc de façon synchrone par opposition à l'entrée CLEAR qui elle, est prioritaire et asynchrone.

Si J = 1 et K = 0, alors S = D = 1. L'état logique que mémorise la bascule JK lors du front actif de l'horloge est l'état logique 1. C'est la remise à 1 de la bascule qui est également synchrone.

Si J = 1 et K = 1, alors S = D = . L'état logique qui est mémorisé à la sortie Q lors du front actif de l'horloge est celui de la sortie .

Donc à chaque front actif de l'horloge, la sortie Q bascule pour prendre l'état de et vice-versa. Ce mode de fonctionnement déjà vu avec la bascule D MAÎTRE ESCLAVE est le mode TOGGLE. C'est le diviseur de fréquence par 2, les sorties Q et sont à une fréquence 2 fois plus petite que la fréquence du signal d'horloge.

3. 4. - TABLE DE VÉRITÉ ET CHRONOGRAMME

Le fonctionnement complet de la bascule JK MAÎTRE ESCLAVE est résumé par la table de vérité de la figure 34.

Les trois premières lignes de cette table indiquent que les entrées CLEAR et PRESET sont prioritaires et actives sur un niveau bas. Les quatre lignes suivantes correspondent aux quatre modes de fonctionnement examinés précédemment.

Pour illustrer cette table de vérité, examinons le chronogramme de la figure 35.

On remarque sur cette figure que chaque front montant de l'entrée CLOCK est affecté d'une flèche dirigée vers le haut. Cela indique que la bascule JK examinée commute sur le front montant. On suppose que les entrées CLEAR et PRESET sont inactives car on leur applique en permanence l'état logique 1.

Juste avant le premier front actif de l'horloge, les entrées J et K sont à 0. Donc lors de ce front, la bascule ne commute pas et la sortie Q reste dans l'état où elle se trouve, c'est-à-dire ici l'état 0.

Avant l'application du second front montant de l'horloge, l'entrée J passe à l'état 1. La sortie Q passe donc à l'état 1.

Au troisième front actif de l'horloge, J = 1 et K = 0. La bascule qui était à l'état 1 reste dans cet état.

Au quatrième front actif de l'horloge, J = 0 et K = 1. La bascule commute pour passer à l'état 0.

Au cinquième front actif de l'horloge, J = 1 et K = 1. La bascule commute donc pour passer à l'état complémentaire de l'état précédent, soit l'état 1. C'est le mode TOGGLE.

Au sixième front actif de l'horloge, J = 1 et K = 1. La bascule commute de nouveau pour passer à l'état 0 (TOGGLE).

Au septième front actif de l'horloge, J = 0 et K = 1. La bascule qui était à l'état 0 reste dans cet état.

Au huitième front actif de l'horloge, J = 0 et K = 1. La bascule reste à l'état 0.

Au neuvième front actif de l'horloge, J = 1 et K = 0. La bascule passe donc à l'état 1.

Au dixième front actif de l'horloge, J = 0 et K = 0. La bascule ne change pas d'état et reste donc à l'état 1. C'est la position mémoire.

3. 5. - DIFFÉRENTS TYPES DE BASCULES JK

Contrairement à la bascule JK décrite précédemment, une majorité de bascules JK sont sensibles aux fronts descendants () du signal d'horloge et non pas aux fronts montants ().

On trouve aussi des bascules JK MAÎTRE ESCLAVE dont le transfert de la donnée s'effectue en deux temps. Sur le front montant de l'horloge, on mémorise la donnée dans le MAÎTRE, puis celle-ci est transférée à la sortie de l'ESCLAVE sur le front descendant. Dans les tables de vérité de ces bascules, ce mode de fonctionnement est signalé dans la colonne affecté à l'entrée CLOCK par le symbole P.

Comme dans le cas de la bascule D, les entrées PRESET et CLEAR peuvent être actives à l'état 0 ou à l'état 1 selon la constitution interne de la bascule.

Il existe également des bascules JK à entrées multiples. La figure 36 en représente une qui possède six entrées notées J1, J2, J3, K1, K2, K3.

Le fonctionnement d'une telle bascule est analogue à celui d'une bascule JK classique. Il suffit de remplacer J et K par :

J = J1 . J2 . J3

K = K1 . K2 . K3

Ce type de bascule servait à réaliser des compteurs. Depuis que ceux-ci sont disponibles sous forme de circuits intégrés, les bascules JK à entrées multiples ne sont plus employées.

4. - PARAMÈTRES DYNAMIQUES D'UNE BASCULE SYNCHRONE

Le constructeur définit un certain nombre de paramètres dynamiques que l'on doit respecter pour obtenir un fonctionnement correct du circuit utilisé.

4. 1. - TEMPS DE PRÉPOSITIONNEMENT (SET UP TIME EN ANGLAIS) D'UNE DONNÉE SUR UNE ENTRÉE DÉPENDANTE DE L'HORLOGE

Le temps de prépositionnement est le temps minimal pendant lequel la donnée présente sur l'entrée doit rester stable avant le front actif du signal d'horloge pour que celle-ci soit reconnue. Si ce temps n'est pas respecté, la donnée ne sera pas prise en compte par le circuit.

La figure 37 illustre le temps de prépositionnement (tset up) lorsque la donnée à mémoriser est au niveau L.

Temps_de_prepositionnement_tset_up_d_une_donnee_au_niveau_L.gif

V ref correspond à la tension de basculement des portes du circuit :

V ref = 1,5 V en technologie TTL standard.

V ref = 1,3 V en technologie TTL - LS.

V ref = VDD / 2 en technologie C.MOS, VDD étant la tension d'alimentation du circuit.

La figure 38 illustre le temps de prépositionnement lorsque la donnée à mémoriser est au niveau H.

Temps_de_prepositionnement_tset_up_d_une_donnee_au_niveau_H.gif

Les deux chronogrammes des figures 37 et 38 sont souvent réunis en un seul dans les catalogues de constructeurs, comme le montre la figure 39.

Les périodes hachurées indiquent que la donnée peut varier d'un niveau à l'autre sans qu'il y ait d'influence sur le comportement du circuit.

Temps_de_prepositionnement_tset_up_d_une_donnee_au_niveau_L_ou_au_niveau_H.gif

4. 2. - TEMPS DE MAINTIEN (HOLD TIME EN ANGLAIS) D'UNE DONNÉE SUR UNE ENTRÉE DÉPENDANTE DE L'HORLOGE

Le temps de maintien est le temps minimal pendant lequel la donnée présente sur l'entrée doit rester stable après le front actif de l'horloge pour que cette donnée soit reconnue.

La figure 40 illustre le temps de maintien (thold) lorsque la donnée à mémoriser est au niveau L.

La figure 41 illustre le temps de maintien lorsque la donnée à mémoriser est au niveau H.

Temps_de_maintien_thold_d_une_donnée_au_niveau_H.gif

Les deux chronogrammes des figures 40 et 41 peuvent, de la même façon que précédemment, être réunis en un seul, comme le montre la figure 42.

Temps_de_maintien_thold_d_une_donnee_au_niveau_L_ou_au_niveau_H.gif

Dans les catalogues de constructeurs, les deux chronogrammes qui représentent les temps de prépositionnement et de maintien sont regroupés en un seul, comme le montre la figure 43.

Temps_de_prepositionnement_tset_up_et_de_maintien_thold.gif

4. 3. - TEMPS DE PROPAGATION D'UNE ENTRÉE A UNE SORTIE

4. 3. 1. - TEMPS DE PROPAGATION "tpLH"

Le temps de propagation tpLH est le temps qui s'écoule entre l'instant où l'entrée de commande devient active et l'instant où la sortie passe du niveau L au niveau H.

L'entrée de commande peut être l'entrée d'horloge, l'entrée CLEAR ou l'entrée PRESET. Ce temps noté tpLH est spécifié pour une entrée donnée (CLOCK, CLEAR ou PRESET) et une sortie donnée (Q ou ).

En pratique, ce temps correspond au retard apporté par les portes internes du circuit.

La figure 44 illustre le temps tpLH.

4. 3. 2. - TEMPS DE PROPAGATION tpHL

Le temps de propagation tpHL est le temps qui s'écoule entre l'instant où l'entrée de commande devient active et l'instant où la sortie passe du niveau H au niveau L.

La figure 45 illustre ce temps tpHL.

4. 4. - FRÉQUENCE MAXIMALE DE L'HORLOGE

Cette fréquence limite de fonctionnement fmax est due au retard apporté par les portes du circuit. Elle correspond à une période minimale 1 / fmax du signal d'horloge comme l'indique la figure 46.

Sommaire