4. - LES FONCTIONS LOGIQUES A TRANSISTORS BIPOLAIRES "TTL"
En guise d'introduction à la TTL (Transistor - Transistor - Logic), nous allons revenir à la DTL avec la figure 20.
Nous y voyons une grande similitude entre le circuit d'entrée d'un opérateur en technologie DTL et le symbole du transistor (symbole très peu utilisé, mais qui image bien les deux jonctions dont il est constitué).
Pour obtenir plusieurs entrées, il suffit d'adjoindre plusieurs diodes du côté émetteur. Nous en arrivons au transistor multi-émetteurs, que l'on rencontre dans presque tous les opérateurs TTL.
La figure 21 représente, dans cette technologie, les opérateurs NAND et NOR ainsi que les tables de vérité.
La figure 22 reprend les circuits précédents, NAND et NOR auxquels sont adjoints des circuits NON afin d'obtenir le ET et le OU avec les tables de vérité qui s'y rapportent.
Quelques modifications ont été apportées à ces opérateurs dans un souci d'amélioration.
Nous allons les examiner ci-après.
Les améliorations par rapport au montage de base.
Une des caractéristiques de cette technologie est de commuter rapidement, c'est-à-dire de passer très rapidement d'un état à un autre. C'est un avantage, mais avec ces temps très courts, le câblage et les connexions représentent des selfs et capacités qui entrent en oscillations en présence de ces signaux.
Ces oscillations amorties sont enregistrées par l'opérateur suivant comme une suite d'états 0 et d'états 1.
Pour obvier à cet inconvénient, une diode est placée sur chaque entrée comme il est indiqué à la figure 23.
D'autre part, ces opérateurs utilisant un transistor monté en émetteur commun, présentent une «résistance» de sortie trop élevée par rapport à la «résistance» d'entrée des opérateurs qu'ils sont susceptibles de commander.
La figure 24 représente l'étage de sortie d'un opérateur sur lequel on a branché une charge constituée par les entrées d'autres opérateurs.
Cette charge est différente selon l'état de sortie de T (état 1 ou haut et état 0 ou bas).
Au niveau bas, les transistors d'entrée des étages suivants sont conducteurs et le courant IL est important.
Au niveau haut, ces mêmes transistors sont bloqués, il y a pourtant un courant IL' (dû entre autre aux courants inverses des jonctions des diodes dont on a parlé précédemment).
Au niveau bas, le transistor T devra supporter son propre courant collecteur augmenté du courant émetteur des opérateurs suivants.
On est tenté de dire qu'il suffirait de diminuer au maximum son propre courant collecteur pour atténuer ce phénomène en augmentant RC.
Or, si on augmente RC, au niveau haut, les courants inverses des jonctions cheminent ainsi qu'il est indiqué sur la figure 24-b et l'on s'aperçoit que si RC augmente et RL' diminue, le niveau haut VS devient si faible qu'il y aura peu d'écart entre niveau haut et niveau bas.
Vous pouvez constater que les courants IL et IL' sont de sens opposés. Nous en reparlerons plus loin.
Il faut, par conséquent, abandonner ce montage au profit d'un autre dont la résistance de sortie sera plus faible. Ce nouveau montage est appelé : «Totem pôle».
La figure 25-a représente de façon simplifiée ce montage qui peut être assimilé à deux interrupteurs, l'un étant ouvert, l'autre fermé et vice-versa, les deux ne pouvant être ouverts ou fermés en même temps.
On peut déjà comprendre l'intérêt de ce montage.
Les deux interrupteurs sont en fait des transistors, comme indiqué sur la figure 25-b, montés en série et commandés en opposition, c'est-à-dire que l'on impose la saturation de l'un et le blocage de l'autre.
A l'état haut, T1 est saturé et T2 est bloqué.
La sortie VS se trouve au potentiel + VCC.
A l'état bas, T1 est bloqué et T2 saturé.
La sortie VS se trouve au potentiel 0.
En réalité, les choses ne sont pas si simples. Reprenons la figure 25-b et supposons que T1 soit saturé.
Le potentiel du point A descend, celui du point B va monter.
La tension VBE de T3 est atteinte et celui-ci conduit.
La tension VS est égale à VCE SAT de T3.
La tension en B est égale à VBE de T3.
La tension en A est égale à la tension en B plus la tension VCE SAT de T1.
VS = VCE SAT (T3) --------------> tension sur l'émetteur de T2
VA = VBE (T3) + VCE SAT (T1)
d'où la tension VBE de T2 :
VA - VS = VBE (T3) + VCE SAT (T1) - VCE SAT (T3)
Les deux VCE SAT s'annulent et la tension VBE de T2 est égale à la tension VBE de T3.
T2 conduit également, alors qu'il devrait être bloqué.
Il faut donc avoir recours à un artifice (que l'on a utilisé précédemment), en ajoutant une tension égale à ce VBE mais de signe contraire. Pour cela, nous utiliserons la tension d'une jonction (diode), polarisée dans le sens passant. Le schéma devient celui de la figure 26-a.
Les tensions sur ce montage sont les suivantes :
VA = VBE (T3) + VCE SAT (T1)
VB = VBE (T3)
VC = VCE SAT (T3) + VD
VBE (T2) = VA - VC = [VBE (T3) + VCE SAT (T1)] - [VCE SAT (T3) + VD]
puisque : VBE (T3) @ VD
VCE SAT (T1) @ VCE SAT (T3)
d'où : VBE (T2) = 0 V.
Le transistor T2 est bien bloqué, alors que T3 est conducteur, VS est au potentiel 0 (état bas).
Si T1 est bloqué, le potentiel du point B tend vers 0 et T3 est bloqué.
Le potentiel de A remonte vers le + VCC est la tension VBE de T2 est atteinte, un courant base s'établit et T2 est saturé.
Le potentiel de VS remonte vers le + VCC (état haut).
Il y a cependant encore un petit défaut au moment de la transition, c'est-à-dire avant que T3 soit complètement bloqué, T2 commence à conduire, ce qui se traduit par un appel de courant que VCC doit fournir. Cet appel de courant sera freiné par l'adjonction d'une résistance de faible valeur comme indiqué à la figure 26-b.
La figure 27 représente un opérateur NAND tel qu'on peut le rencontrer dans la pratique.
Sur ce montage, la résistance R2 disparaît, le courant base de T2 est fourni par le courant inverse de la jonction collecteur-base de T1.
A titre indicatif, le tableau suivant fournit les valeurs des résistances de ce circuit :
R1 = 4 kW
R3 = 1,6 kW
R4 = 1 kW
R5 = 130 W
la tension d'alimentation est de : VCC = + 5 V
le courant d'entrée à l'état haut : 40 µA
le courant d'entrée à l'état bas : 1,6 mA
le courant de sortie à l'état haut : 400 µA
le courant de sortie à l'état bas : 16 mA
la tension de sortie à l'état haut : 2,4 à 3,4 V
la tension de sortie à l'état bas : 0,2 à 0,4 V
la tension d'entrée considérée comme état haut : 2 V
la tension d'entrée considérée comme état bas : 0,8 V
Ces paramètres sont, dans les catalogues constructeurs, représentés par des abréviations. Dans la prochaine TECHNOLOGIE 4, nous indiquerons une liste de ces abréviations.
D'ores et déjà, nous pouvons en parler et donner quelques explications concernant la TTL.
la tension d'alimentation :
VCC
le courant d'entrée à l'état haut :
I IH
I symbole du courant, l'indice IH correspond à :
I : input "entrée"
H : hight-level "niveau haut"
Le courant d'entrée à l'état bas :
I IL
L'indice L correspond à : low-level "niveau bas"
le courant de sortie à l'état haut :
I OH
l'indice O correspond à : output "sortie"
le courant de sortie à l'état bas :
I OL
la tension de sortie à l'état haut : V
OH
V est le symbole d'une tension
la tension de sortie à l'état bas :
V OL
la tension d'entrée prise en compte comme un
niveau haut : V IH
la tension d'entrée prise en compte comme un
niveau bas : V IL
En logique, il est rare qu'un seul opérateur soit nécessaire pour réaliser une fonction. Il faut donc associer plusieurs de ces opérateurs pour aboutir au résultat.
Il y a donc intérêt à normaliser ces entrées et ces sorties quels que soient les opérateurs de façon à réaliser ces associations sans écueil quant aux niveaux de tension et de courant.
Si on utilise, dans un même montage, des technologies différentes, par exemple opérateurs à diodes avec TTL, on est amené à emprunter des circuits dits d'interface.
